摘 要:設計了一種基于FPGA的雷達中/視頻數(shù)據(jù)采集與回放系統(tǒng)。系統(tǒng)以FPGA為數(shù)據(jù)采集和傳輸控制的芯片,通過USB 2.0接口實現(xiàn)與計算機的通信,并運用虛擬技術,采用Visual C++語言設計系統(tǒng)的計算機實時顯示界面。設計中運用硬件描述語言對FPGA進行編程,在完成對輸入信號的采集和記錄的同時,實現(xiàn)了對輸入信號的防抖動、過零檢測、等精度測頻及電壓最值、峰峰值和平均值的測量。該系統(tǒng)被封裝于一個小型的屏蔽盒內(nèi),非常便于攜帶,可方便應用于外場雷達的數(shù)據(jù)采集。關鍵詞:FPGA; 數(shù)據(jù)采集與回放; 虛擬儀器技術; Visual C++

中圖分類號:TN919-34; TP957 文獻標識碼:A

文章編號:1004-373X(2010)22-0168-04

Development of Radar Intermediate/Video-Frequency Data

Acquisition and Replaying System with FPGA

SONG Jie1, ZHAO Ju-bo2, DING Hao1

(1. Research Institute of Information Fusion, Naval Aeronautical and Astronautical University, Yantai 264001, China;

2. The Experiment Basement, Huludao 125105, China)

Abstract: A system which is used to acquire and replay radar"s intermediate/video-frequency data, is designed in this paper. The system uses FPGA as kernel chip to control the data acquisition and transmission, and uses USB2.0 to communicate with a microcomputer. With the help of virtual technology, it adopts Visual C++ language to design a real-time display interface on microcomputer monitor. In the process of design, the FPGA devices were programmed with VHDL language. Along with the input signal"s acquisition and recording, the system also realized the function of anti-dithering, zero-detection, frequency measurement, and the peak value, maximum to maximum and average voltage measurement. The system which is put into a small shielding box, is very portable, and it is very convenient to acquire the data of outside radar.Keywords: FPGA; data acquisition and replaying; virtual instrument; technology; Visual C++

收稿日期:2010-05-17

0 引 言

隨著科學技術的飛速發(fā)展,在軍事、航空航天和測試及測量等領域,人們對數(shù)據(jù)采集系統(tǒng)的采樣精度、采樣率和存儲量等指標提出了更高的要求。傳統(tǒng)的采集器件使用起來很不方便,其局限性非常明顯,顯然已經(jīng)不能適應現(xiàn)代技術發(fā)展的需要。目前,隨著集成電路技術的進步,大規(guī)模和超大規(guī)模的可編程邏輯器件在實際系統(tǒng)設計中得到廣泛的應用。由于其集成度高、功耗低、設計靈活、效率高等優(yōu)勢,同時器件具有用戶可編程特性,可大大縮短系統(tǒng)設計周期,減少設計費用,降低風險投入,而且部分器件還具有在線可編程的能力。

在此介紹一種雷達中/視頻數(shù)據(jù)采集記錄系統(tǒng),它的核心技術是利用高速可編程邏輯門陣列FPGA對雷達目標回波進行高速實時采集[1-2],并將持續(xù)采集來的信號數(shù)據(jù)記錄在計算機硬盤上,以供后續(xù)數(shù)據(jù)處理需要。本系統(tǒng)的特點是:小型化,便于攜帶,連接方便,操作簡單,記錄時間長,采樣率高,數(shù)據(jù)傳輸率高,動態(tài)范圍大(12位A/D分辨率),并采用正交雙通道采集方式,完全符合高速大容量雷達信號采集記錄的需要。

1 系統(tǒng)組成與工作原理

系統(tǒng)主要由計算機和系統(tǒng)采集硬件組成,系統(tǒng)采集硬件由一塊帶有雙路高速A/D和USB接口電路的底板和一塊帶有FPGA的核心板組成。雷達數(shù)據(jù)采集記錄系統(tǒng)的工作流程如圖1所示。

系統(tǒng)以臺式PC作為采集主控設備,雷達中/視頻回波信號經(jīng)A/D轉換器進行模數(shù)轉換,再由FPGA控制的核心采集模塊來完成數(shù)據(jù)的采集量化,采集模塊可以根據(jù)來自雷達系統(tǒng)的時鐘、同步觸發(fā)信號來控制對雷達回波信號的采集,然后將采集到的數(shù)據(jù)通過緩沖模塊送給USB,USB接口將數(shù)據(jù)打包傳送到臺式電腦的硬盤上以供顯示和處理使用[1-2]。

FPGA與上位機間的數(shù)據(jù)交換是實現(xiàn)系統(tǒng)功能的重要一環(huán)。一方面,FPGA在完成對采集數(shù)據(jù)的抽取和緩沖后,采用高速的USB 2.0傳輸方式將數(shù)據(jù)實時地傳輸給上位機,使數(shù)據(jù)處理能夠順序進行;另一方面,數(shù)據(jù)采集模塊的某些參數(shù)由上位機控制面板設置后經(jīng)總線傳送給FPGA。

圖1 系統(tǒng)工作流程圖

2 硬件電路板設計

在本系統(tǒng)中,FPGA核心板擔負著數(shù)據(jù)存儲,數(shù)據(jù)傳輸控制的任務,是本系統(tǒng)最為關鍵的部分,綜合考慮系統(tǒng)資源和FPGA價格,選擇Xilinx公司的Spartan-Ⅱ系列XC2S200芯片較為適宜[3],由電源轉換芯片LT1764為FPGA提供穩(wěn)定的電源電壓[3]。其最小系統(tǒng)框圖如圖2所示。

圖2 FPGA核心板框圖

XC2S200是推出的性價比更好的Spartan-Ⅱ系列FPGA產(chǎn)品中的一款,有著成熟的Virtex-E架構,內(nèi)核電壓采用1.8 V,系統(tǒng)性能可達到200 MHz,系統(tǒng)門數(shù)為200 000系統(tǒng)門,內(nèi)部包括適量的分塊RAM(BlockRAM)。該芯片支持豐富的接口標準。本系統(tǒng)采用ADI公司的AD9224為A/D轉換芯片,完成雙路A/D采樣功能[4]。其采樣頻率為40 MHz,采用位數(shù)達12位,片內(nèi)集成高性能的采樣保持放大器和參考電壓源,具有糾正錯誤輸出的邏輯功能,精確提供了在40 MSPS采樣率下12位的輸出數(shù)據(jù),保證在完全可以運作的溫度范圍內(nèi)無漏碼[4]。

高速的數(shù)據(jù)采集速度是保證數(shù)據(jù)采集精度的標準,但往往在數(shù)據(jù)處理時并不需要以同樣的速度來進行,否則對硬件的需求太高,成本也較高。這里采用同步FIFO、SRAM、異步FIFO相結合的方法實現(xiàn)了對采集數(shù)據(jù)的緩沖處理。同時,由于數(shù)據(jù)的傳輸速度大于AD的采樣速度,保證了采集的數(shù)據(jù)在傳輸時無遺漏。

3 軟件設計

3.1 FPGA程序設計

本系統(tǒng)采用了同步FIFO A、異步FIFO B和緩沖SRAM相結合的設計方法,共同構成本系統(tǒng)的數(shù)據(jù)緩沖模塊。整個系統(tǒng)的詳細設計流程如圖3所示。

3.1.1 數(shù)據(jù)采集模塊設計

雷達信號采集技術中,采集時序控制與實時數(shù)據(jù)傳輸是關鍵也是技術的難點所在。為保證采集的連續(xù)性,設計中采用了FPGA內(nèi)部雙FIFO的緩沖技術[5]、外置專用緩沖芯片技術與計算機公用緩沖區(qū)環(huán)行存儲技術。該模塊的詳細軟件設計流程如圖4所示。

圖3 系統(tǒng)設計流程圖

圖4 數(shù)據(jù)采集模塊設計流程圖

3.1.2 數(shù)據(jù)緩沖模塊設計

數(shù)據(jù)緩沖模塊設計了同步FIFO A和異步FIFO B。其中FIFO A的一端接收A/D轉換數(shù)據(jù),另一端將數(shù)據(jù)傳輸給外部SRAM;FIFO B的一端接收SRAM的數(shù)據(jù),另一端將數(shù)據(jù)傳輸給USB單片機的FIFO。

3.1.3 測頻模塊設計

基于傳統(tǒng)測頻原理的頻率計的測量精度將隨被測信號頻率的下降而降低,在實用中有較大的局限性,而等精度頻率計不但具有較高的測量精度,而且在整個頻率區(qū)域能保持恒定的測量精度。綜合考慮,本系統(tǒng)采用等精度頻率計的測量方法。其基本流程圖如圖5所示。

3.1.4 測電壓模塊設計

采集信號經(jīng)A/D變換器量化編碼以后,可以根據(jù)量化得到的結果進行信號幅度值的計算。同時考慮到采集到的信號尤其是正弦波、三角波等信號在測量時會發(fā)生抖動,所以在進行電壓測量時,采用了取平均值和對信號進行平滑處理相結合的方法提高測電壓的精度,設計實現(xiàn)對信號峰峰值、平均值的測量。

3.2 應用程序設計

在設計上,當USB驅動程序安裝好以后,應用程序調(diào)用線程獲取該設備的有效句柄,進而就可以與WDM進行通信。接口數(shù)據(jù)格式的定義我們采用結構數(shù)據(jù)包的形式,首先設計一個C語言的結構,把要進行通信的參數(shù)按照與VHDL語言相同的順序排列,然后在USB通信協(xié)議上,對這些參數(shù)進行數(shù)據(jù)包格式的設定[6-10]。設計采集數(shù)據(jù)的存放問題時,我們調(diào)用線程把傳送來的數(shù)據(jù)數(shù)組按照“*.dat”的數(shù)據(jù)格式進行存儲,在回放顯示時,把數(shù)據(jù)從“*.dat”中讀到預定義的數(shù)組中進行調(diào)用,整個應用程序的設計流程如圖6所示。

圖5 VHDL測頻設計流程圖

圖6 應用程序設置流程

設計虛擬儀器的主要工作就是編寫應用軟件,在此采用Visual C++進行了控制面板的設計。考慮到信號參數(shù)的設置把面板分為2大部分:采集參數(shù)設定部分和顯示控制部分,其中,前者的主要功能是把參數(shù)傳到硬件核心處理部分。而后者的主要功能是負責面板上NTGraph控件顯示參數(shù)的設置,應用程序控制及顯示面板如圖7所示。

圖7 應用程序控制及顯示面板

4 系統(tǒng)調(diào)試和測試

在完成了系統(tǒng)的硬件設計和軟件設計以后,需要進行綜合調(diào)試和測試。通過調(diào)試,不斷優(yōu)化程序代碼,對程序中的問題及時更正修改,使系統(tǒng)的性能得以提高,工作狀態(tài)更加穩(wěn)定。測試的過程中可以修正電路中元器件的參數(shù)等,以免理論分析與實際狀態(tài)的差距引起系統(tǒng)的參數(shù)不符合要求。

目前,本系統(tǒng)可以實現(xiàn)對多種型號的雷達進行實際外場數(shù)據(jù)采集。圖8,圖9分別為本系統(tǒng)采集到的某部岸基對海警戒雷達(全相參脈沖壓縮體制)的單路中頻(未經(jīng)脈沖壓縮處理)和雙路正交視頻(經(jīng)過脈沖壓縮處理)回波信號。

圖8 單通道中頻采集

圖9 雙通道視頻采集

實驗表明該系統(tǒng)完全滿足所提出的指標要求,能夠做到大容量高速連續(xù)采集,而且穩(wěn)定可靠,采集所得到的數(shù)據(jù)可以滿足信號處理和目標識別的要求。

5 結 語

研究了雷達中/視頻數(shù)據(jù)采集與回放系統(tǒng)的總體方案,即由信號調(diào)理模塊、核心采集模塊、緩沖模塊、傳輸模塊和應用程序顯示模塊組成。FPGA與上位機間的數(shù)據(jù)交換通過USB 2.0接口實現(xiàn),并運用虛擬技術,采用了Visual C++語言設計系統(tǒng)的計算機實時顯示界面。設計中運用硬件描述語言對FPGA進行編程,在完成了對輸入信號的采集和記錄的同時,實現(xiàn)了對輸入信號的防抖動、過零檢測、等精度測頻及電壓最值、峰峰值和平均值的測量,使得該系統(tǒng)能對信號參數(shù)進行準確測量。該系統(tǒng)被封裝于一個小型的屏蔽盒內(nèi),非常便于攜帶,可方便應用于外場雷達的數(shù)據(jù)采集。

參考文獻

[1]ALBAKERB M, RAHIMN A. Signal acquisition and parameter estimation of radio frequency pulse radar using novel method[J]. IETE Journal of Research, 2009,55(3): 128-134.

[2]JENETTM, KOZSHIN R, SCHUENEMANN K. Univer-sal data acquisition system for radar applications[J]. IGARSS′08, 2008: 26-28.

[3]Xilinx公司產(chǎn)品數(shù)據(jù)手冊Spartan3 2.5V FPGA[Z]. http//.

[4]美國ADI公司.AD9224數(shù)據(jù)手冊[M].美國ADI公司,2008.

[5]張奇山,劉安芝,劉希順.基于FPGA的FIFO設計和應用[J].現(xiàn)代電子技術,2009,32(18):50-52.

[6]武安河.Windows2000/XP WDM設備驅動程序開發(fā)[M].北京:電子工業(yè)出版社,2003.

[7]宋軍民,工亞非,周鷹.基于FPGA的高速CCD聲光信號采集系統(tǒng)[J].現(xiàn)代電子技術,2009,32(16):177-179.

[8]祝依龍,范紅旗,盧再奇.相參脈沖雷達中頻信號通用采集系統(tǒng)設計[J].系統(tǒng)工程與電子技術,2009,31(3):489-496.

[9]宋杰,何友,唐小明,等.雷達視頻回波信號的實時采集、顯示與存儲系統(tǒng)[J].數(shù)據(jù)采集與處理,2006,26(1):90-94.

[10]張樂鋒,吳建輝,郁文賢,等.一種通用雷達數(shù)據(jù)采集卡設計方法[J].系統(tǒng)工程與電子技術,2005,27(4):623-626.

[11]李鵬,李郁俠,任麗麗,等.基于ARM-Linux與超聲波技術的多功能監(jiān)測系統(tǒng)設計[J].電網(wǎng)與清潔能源,2010,26(4):77-80.

[12]劉旭東,葉鵬.基于PC104的電力諧波檢測裝置研制[J].電網(wǎng)與清潔能源,2010,26(6):44-48.

[13]唐月英,許可,于秀芬.雙頻星載雷達高度計控制處理單元設計與實現(xiàn)[J].現(xiàn)代電子技術,2008,31(3):11-13.

推薦訪問:回放 數(shù)據(jù)采集 設計 系統(tǒng) 視頻